XPU战略纵深发展 英特尔展示多样化的架构创新

（原标题：XPU战略纵深发展 英特尔展示多样化的架构创新）

在工作负载多元化的今天，计算的多云化趋势也非常明显。在此背景下，英特尔提出了XPU的发展战略。而在近日举行的2021年英特尔架构日上，英特尔推出两大x86 CPU内核、两大数据中心SoC、两款独立GPU，以及变革性的客户端多核性能混合架构，为我们完美呈现了XPU的产品组合。

英特尔公司中国区数据平台集团总经理王飞告诉记者，未来数据中心计算架构的异构化趋势非常明显，英特尔提供广泛的产品组合，“多点开花”也是为了给用户更多的选择。“因为一种产品可以适配各种工作负载已经变得不现实，所以我们希望提供多种产品，比如CPU、GPU、IPU等。而且英特尔提供如此众多多样化的产品也是用户、客户、OEM或者是CSP（云服务提供商）对我们提出了要求，给予他们更多的选择”

我们知道英特尔此前一直强调六大技术支柱，那就是制程&封装、架构、内存&存储、互连、安全和软件。对于英特尔而言，架构的重要性不言而喻。

在架构日上，英特尔公布了英特尔架构在近年来重大的改变和创新。 这包括：第一次深入介绍了英特尔首个性能混合架构Alder Lake，其搭载两款新一代x86内核以及智能英特尔硬件线程调度器；英特尔全新引领行业标准的数据中心架构Sapphire Rapids，其搭载全新的性能核以及多种加速器引擎；英特尔全新的独立游戏图形处理器（GPU）架构；英特尔全新的基础设施处理器（IPU）以及超凡的数据中心GPU架构Ponte Vecchio，其具备英特尔迄今为止最高的计算密度。

如此“一股脑”的架构更新，你看上去是不是眼花缭乱，别急，我们一一进行详细说一下。

持续创新x86内核

众所周知，英特尔是x86内核的引领者，这次英特尔对于原来的x86架构进行了创新，那就是进行了能效核和性能核的区分和集成。

具体来说，能效核是一个高度可扩展的x86微架构，它能满足从低功耗移动应用到多核微服务的全方位计算需求。

此高能效x86微架构在有限的硅片空间实现多核任务负载，并具备宽泛的频率范围。该架构致力通过低电压能效核降低整体功率消耗，为更高频率运行提供功率热空间。这也让能效核提升性能，以满足更多动态任务负载。

能效核可以利用各种技术进步，在不耗费处理器功率的情况下对工作负载进行优先级排序，并通过每周期指令数（IPC）改进功能直接提高性能。

对比英特尔迄今为止最多产的CPU微架构——Skylake，能效核可在相同功耗下提升40%的单线程性能，或者在提供同样性能时，功耗仅为Skylake的40%不到。就吞吐量性能而言，与运行四个线程的两个Skylake内核相比，四个能效核在性能提升80%的同时功耗更低，或者在提供相同吞吐量性能时，功耗降低80%。

而性能核不仅是英特尔迄今为止性能最高的CPU内核，而且在CPU架构性能方面实现阶梯式提升，推动未来十年的计算发展。它是一个更宽、更深、更智能的架构，展现出更高的并行性，提高执行并行性，降低时延，提升通用性能。它还帮助支持大数据集和大型代码体积的应用程序。与第11代酷睿架构（Cypress Cove内核）相比，相同频率下，性能核在一系列工作负载上平均提升了约19%。

针对数据中心处理器和机器学习的发展趋势，性能核提供了专用硬件，包括新的英特尔高级矩阵扩展（AMX）来执行矩阵乘法运算，以获得数量级的性能——AI加速提升约8倍。这是为软件易用性而设计，利用了x86编程模型。

同时，为了将能效核和性能核无缝衔接在一起，英特尔专门开发了英特尔硬件线程调度器，从开始就动态、智能地分配工作负载，从而优化系统以在真实场景中实现更高的性能和效率。

硬件线程调度器直接内置于硬件中，可提供对内核状态和线程指令混合比的低级遥测，让操作系统能够在恰当的时间将合适的线程放置在合适的内核上。硬件线程调度器具有动态性和自适应性——它会根据实时的计算需求调整调度决策——而非一种简单的、基于规则的静态方法。

下一代至强处理器更“强”

对于数据中心市场，英特尔至强平台是一个标杆。虽然在过去的一段时间，英特尔在数据中心的产品迭代备受业界议论，但是英特尔依然保持自己的节奏。

架构日上，下一代英特尔至强可扩展处理器（代号为“Sapphire Rapids”）的产品更新信息被披露。

Sapphire Rapids的核心是一个分区块、模块化的SoC架构，采用英特尔的嵌入式多芯片互连桥接（EMIB）封装技术，在保持单晶片CPU接口优势的同时，具有显著的可扩展性。

Sapphire Rapids提供了一个单一、平衡的统一内存访问架构，每个线程均可完全访问缓存、内存和I/O等所有单元上的全部资源，由此实现整个SoC具有一致的低时延和高横向带宽。
Sapphire Rapids基于Intel 7制程工艺技术，采用英特尔全新的性能核微架构，该架构旨在提高速度，突破低时延和单线程应用性能的极限。同时，Sapphire Rapids集成了先进的内存和下一代I/O，包括PCIe 5.0、CXL 1.1、DDR5和HBM技术。

未来数据中心会越来越多面向微服务架构、异构计算以及AI计算加速，Sapphire Rapids提供了数据中心相关加速器，包括新的指令集架构和集成IP，以在各种客户工作负载和使用中提升性能。新的内置加速器引擎包括：英特尔加速器接口架构指令集（AIA）、英特尔高级矩阵扩展（AMX）、英特尔数据流加速器（DSA）等。

特别是Sapphire Rapids中引入的新加速引擎——AMX，可为深度学习算法核心的Tensor处理提供大幅加速。其可以在每个周期内进行2000次INT8运算和1000次BFP16运算，实现计算能力的大幅提升。

英特尔技术专家告诉记者，英特尔充分认识到AI工作负载对数据中心的重要性，所以在AVX512的基础上又专门设计了AMX加速集成的IP模块，提供更高效的AI算力。

使用早期的Sapphire Rapids 芯片，与使用英特尔AVX-512 VNNI指令的相同微基准测试版本相比，使用新的英特尔AMX指令集扩展优化的内部矩阵乘法微基准测试的运行速度提高了7倍以上，为AI工作负载中的训练和推理上提供了显着的性能提升

千呼万唤的GPU产品

在架构日上，英特尔也宣布了将推出的显卡架构，包括面向消费者市场的Xe HPG微架构和面向数据中心市场的Xe HPC微架构，以及Alchemist SoC，Ponte Vecchio SoC。

Xe HPG是一款全新的独立显卡微架构，专为游戏和创作工作负载提供发烧级的高性能。Xe HPG微架构为Alchemist系列SoC提供动力，首批相关产品将于2022年第一季度上市，并采用新的品牌名——英特尔锐炫（Intel Arc）。 Xe HPG微架构采用全新的Xe内核，是一款聚焦计算、可编程且可扩展的元件。

Ponte Vecchio基于Xe HPC微架构，提供业界领先的每秒浮点运算次数（FLOPs）和计算密度，以加速AI、HPC和高级分析工作负载。英特尔公布了Xe HPC微架构的IP模块信息；包括每个Xe核的8个矢量和矩阵引擎（称为XMX Xe Matrix eXtensions）；切片和堆栈信息；以及包括计算、基础和Xe Link单元的处理节点的单元信息。

关于这两种架构的显卡详细技术参数信息，我就不太一一列出了。这里需要需要指出的是，显卡架构对于补齐英特尔XPU战略具有重要意义，毕竟图形处理以及AI类工作负载日渐流行的今天，GPU产品的需求是出继续增加的。

王飞说，英特尔对于独立显卡的信心还是很强的，英特尔提供了OneAPI，可以把CPU和GPU很好地集成在一个系统之下，使软件编程变得更容易，英特尔注重软硬件的综合实力。

另外，英特尔也非常重视生态圈，与客户一起联合创新，比如在IDM2.0的架构之下，GPU产品既可以采用英特尔自己的工厂进行生产，也可以通过台积电工厂进行生产，灵活性更高。所以很多客户其实非常期待英特尔的GPU产品。

展望未来，我们暂且不论英特尔显卡的市场竞争表现如何，其战略价值已经摆在那里，让我们拭目以待。

基础设施处理器（IPU）

IPU是一种可编程的网络设备，旨在使云和通信服务提供商减少在中央处理器（CPU）方面的开销，并充分释放性能价值。

如这样的定义，我们知道IPU与CPU的关系，比如云运营商可以将基础设施任务卸载到IPU上，更大化实现CPU利用率和收益。

架构日上，英特尔介绍了首个ASIC IPU——Mount Evans，它是英特尔与一家一流云服务提供商共同设计和开发的，它融合了多代FPGA SmartNIC的经验。例如Mount Evans使用硬件加速的NVMe存储接口，该接口扩展自英特尔傲腾技术，以模拟NVMe设备；采用英特尔高性能Quick Assist技术，部署高级加密和压缩加速；可使用现有普遍部署的DPDK、SPDK等软件环境进行编程。

Oak Springs Canyon是一个IPU参考平台，基于英特尔至强D处理器（Intel Xeon-D）和拥有业界领先的功率、效率、性能的英特尔Agilex FPGA构建。

王飞表示，在IPU方面，英特尔既提供ASIC又提供FPGA方案，一方面是给用户提供多种可能性，另一方面这些产品更加兼容，英特尔可以在整体系统级别进行优化，客户不需要整合不同家的产品，这是英特尔比较大的优势。

结语

如今的半导体的产业已经早已不是“一招鲜吃遍天”的时代了，多样化和不断延展自身的边界已经成为芯片厂商的主基调。而此次英特尔在架构日上的众多创新产品公布，让我们看到了英特尔在技术创新方面的持续迭代，随着这些产品渐次落地，我们或将迎来全新的计算时代。